業(yè)內(nèi)領(lǐng)先的早期RTL靜態(tài)分析與驗證解決方案提供商 Blue Pearl Software 宣布,其旗艦產(chǎn)品 Blue Pearl Visual Verification Suite 現(xiàn)已全面支持 Synopsys Synplify? Pro 高級 FPGA 綜合工具的設(shè)計流程。這一深度集成標(biāo)志著兩家公司在提升電子設(shè)計自動化(EDA)效率與可靠性方面邁出了重要一步,旨在為共同客戶提供更無縫、更強大的設(shè)計驗證體驗。
一、 集成的核心價值:提升效率與質(zhì)量
此次合作的核心在于將 Blue Pearl 強大的靜態(tài)簽核分析與 Synopsys Synplify Pro 業(yè)界領(lǐng)先的綜合能力相結(jié)合。通過支持 Synplify Pro 的設(shè)計約束文件(.sdc)和項目文件,Blue Pearl 軟件能夠在設(shè)計流程的早期階段——即 RTL(寄存器傳輸級)代碼編寫和綜合之前——就進(jìn)行深度分析。
二、 應(yīng)對現(xiàn)代設(shè)計挑戰(zhàn)
隨著 FPGA 和 ASIC 設(shè)計的復(fù)雜度呈指數(shù)級增長,尤其是在人工智能、數(shù)據(jù)中心、5G通信和汽車電子等領(lǐng)域,對設(shè)計可靠性和開發(fā)周期的要求日益嚴(yán)苛。傳統(tǒng)的依賴仿真的驗證方法在應(yīng)對超大規(guī)模設(shè)計時,往往顯得力不從心且耗時過長。
Blue Pearl 的靜態(tài)分析方法提供了一種補充和增強的路徑。它不依賴于測試向量,能夠?qū)υO(shè)計空間進(jìn)行窮盡式分析,確保覆蓋到所有可能的邏輯狀態(tài)和代碼路徑。與 Synplify Pro 流程的結(jié)合,使得從 RTL 代碼到門級網(wǎng)表的整個前端設(shè)計流程,都具備了更強的“自我檢查”和“防錯”能力,有助于構(gòu)建更健壯的設(shè)計。
三、 客戶受益與行業(yè)影響
對于正在使用或計劃采用 Synopsys Synplify Pro 進(jìn)行高性能 FPGA 或 ASIC 原型開發(fā)的設(shè)計團(tuán)隊而言,此次集成帶來了直接的利益:
Blue Pearl Software 的市場戰(zhàn)略總監(jiān)表示:“我們很高興能夠擴(kuò)展對 Synopsys 生態(tài)系統(tǒng)的支持。Synplify Pro 是許多頂尖工程師進(jìn)行復(fù)雜、高性能設(shè)計的首選工具。我們的集成旨在幫助他們更快地獲得高質(zhì)量的綜合結(jié)果,從而專注于設(shè)計創(chuàng)新本身。”
Synopsys 相關(guān)部門負(fù)責(zé)人也對此次合作給予了積極評價,認(rèn)為 Blue Pearl 的早期驗證能力是對 Synplify Pro 綜合流程的有力補充,共同為追求更高設(shè)計質(zhì)量和效率的客戶提供了卓越的解決方案。
四、 展望未來
此次宣布支持 Synplify Pro 流程,是 Blue Pearl Software 持續(xù)致力于與主流 EDA 工具鏈深度集成戰(zhàn)略的一部分。它反映了電子設(shè)計行業(yè)對于“左移”驗證、提高自動化程度和追求更高首次成功率(First-Pass Success)的普遍趨勢。預(yù)計雙方還將在更深入的交互、數(shù)據(jù)共享和聯(lián)合解決方案開發(fā)方面進(jìn)行探索,共同推動電子設(shè)計驗證方法學(xué)的發(fā)展,賦能工程師應(yīng)對下一代更復(fù)雜、更智能的芯片與系統(tǒng)設(shè)計挑戰(zhàn)。
如若轉(zhuǎn)載,請注明出處:http://m.hngangqiao.cn/product/77.html
更新時間:2026-05-23 09:15:16
PRODUCT